PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-045325

(43) Date of publication of application: 14.02.2003

(51)Int.CI.

H01J 9/02 H01J 1/312

(21)Application number: 2001-225485

(71)Applicant: MATSUSHITA ELECTRIC WORKS LTD

(22)Date of filing:

26.07.2001

(72)Inventor: HATAI TAKASHI

KOMODA TAKUYA AIZAWA KOICHI HONDA YOSHIAKI

WATABE YOSHIFUMI

KUNUGIBARA TSUTOMU


BABA TORU

(54) MANUFACTURING METHOD OF FIELD EMISSION TYPE ELECTRON SOURCE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a manufacturing method of a field emission type electron source which realizes easiness of manufacturing, high reliability and lower cost.

SOLUTION: A structure as shown in Fig. (d) is obtained by a process of forming recessed portions 6c with a mask material layer 9 on the main surface of an conductive n-type silicon substrate 1 as a mask. Then, a structure as shown in Fig. (e) is obtained by depositing using a PCVD method silicon microcrystals of nanometer-size microparticles on the recessed portions 6c. Portions 5a in Fig. (e) are layers of microcrystals of silicon microcrystals filling the recessed portions 6c. A plurality of drift sections 6a are formed by an insulation layer forming process which forms a silicon oxide film as an insulation film on the surface of the silicone microcrystals forming a layer of microcrystals. Then, a structure as shown in Fig. (f) is obtained by forming a surface electrode 7 on a strong electric field drift sections 6 composed of drift sections 6a and heat radiation sections 6b.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the

examiner's decision of rejection o polication converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出頭公院番号 特開2003-45325 (P2003-45325A)

(43)公開日 平成15年2月14日(2003.2.14)

(51) Int.CL'		SCHOOLST IN		D. r.			
(31)11116(11)		設別配号		ΡI		デーマコート*(参考)	
H01J	9/02		••	H01J	9/02	M	
	1/312				1/30	M	

審査請求 未請求 請求項の設10 OL (全 15 頁)

(21)出頭番号	特質2001-225485(P2001-225485)	(71)出頭人	000005832
			松下電工株式会社
(22)出頭日	平成13年7月26日(2001.7.26)	ļ	大阪府門真市大字門真1048番地
		(72)発明者	母并 崇
			大阪府門真市大字門真1048番地松下電工株
		ł	式会社内
		(72)発明者	煮田 卓哉
			大阪府門真市大字門真1048番地松下領工株
			式会社内
		(74)代理人	100087767
			弁型士 西川 嘉清 (外1名)
			El (de per) and de


最終頁に続く

(54) 【発明の名称】 億界放射型電子源の疑道方法

(57)【要約】

【課題】製造が容易であり且つ信頼性が高く低コスト化が可能な電界放射型電子源の製造方法を提供する。

【解決手段】導電性基板であるn形シリコン基板1の主表面上のマスク材料層9をマスクとして凹部6cを形成する加工工程を行うことで図1(d)に示す構造を得る。次に、PCVD法によりナノメータサイズの微粒子であるシリコン微結晶を凹部6cに堆積させる堆積工程を行うことで図1(e)に示す構造を得る。図1(e)中の5aは凹部6cに充実された多数のシリコン微結晶層を待成しているシリコン微結晶の表面に絶縁膜としてのシリコン酸化膜を形成する絶縁膜形成工程を行うことで複数のドリフト部6aが形成され、続いて、ドリフト部6aと放熱部6bとからなる強電界ドリフト部6上へ表面電極7を形成することで図1(f)に示す構造を得る。



【特許請求の範囲】

【請求項1】 導電性基板と、導電性基板の一表面側に 形成された強電界ドリフト部と、強電界ドリフト部上に 形成された表面電極とを備え、強電界ドリフト部が、導 電性基板の厚み方向に沿った凹部が形成され高熱伝導性 を有する放熱部と、凹部に充実されたナノメータオーダ の多数の微粒子および各微粒子それぞれの表面を覆う多 数の絶縁膜を含むドリフト部とからなり、表面電極を導 電性基板に対して正極として直流電圧を印加することに より導電性基板から注入された電子がドリフト部をドリ フトし表面電極を通して放出される電界放射型電子源の 製造方法であって、導電性基板の一表面側に凹部を形成 する加工工程と、凹部に多数の微粒子を堆積させる堆積 工程と、凹部に堆積された各微粒子それぞれの表面に絶 緑膜を形成する絶縁膜形成工程とを備えることを特徴と する電界放射型電子源の製造方法。

【請求項2】 前記微粒子は、ナノクリスタルSi若しくはナノクリスタルSiCからなることを特徴とする請求項1記載の電界放射型電子源の製造方法。

【請求項3】 前記堆積工程は、プラズマCVD法、E 20 CR-CVD法、クラスタビーム法から選択される方法 により前記数粒子を堆積させることを特徴とする請求項 1または請求項2記載の電界放射型電子源の製造方法。 【請求項4】 前記ドリフト部の厚さが2μmを超えないことを特徴とする請求項1ないし請求項3のいずれかに記載の電界放射型電子源の製造方法。

【請求項5】 前記ドリフト部が第1のサイズの微粒子を含む第1微粒子層と第2のサイズの微粒子を含む第2 微粒子層とが交互に積層された構造を有し、前記堆積工程は、第1微粒子層と第2微粒子層とを交互に形成する 30 ことを特徴とする請求項1ないし請求項4のいずれかに記載の電界放射型電子源の製造方法。

【請求項6】 前記加工工程は、反応性イオンエッチング法、電子ビーム加工法、サンドブラスト加工法、スタンプ法から選択される方法により前記凹部を形成することを特徴とする請求項1ないし請求項5のいずれかに記載の電界放射型電子源の製造方法。

【請求項7】 前記導電性基板は、単結晶Si、多結晶Si、アモルファスSi、単結晶SiC、多結晶Si C、アモルファスSiCから選択されることを特徴とす 40 る請求項1ないし請求項6のいずれかに記載の電界放射 型電子源の製造方法。

【請求項8】 前記絶縁膜が酸化膜であって、前記絶縁膜形成工程は、電解液中において電気化学的に酸化する工程であることを特徴とする請求項1ないし請求項7のいずれかに記載の電界放射型電子源の製造方法。

【請求項9】 導電性基板と、導電性基板の一表面側に 形成された強電界ドリフト部と、強電界ドリフト部上に 形成された表面電極とを備え、強電界ドリフト部が、導 電性基板の厚み方向に沿った四部が形成され高勢伝導性 を有する放熱部と、凹部に充実されたナノメータオーダの多数の微粒子および各微粒子それぞれの表面を覆う酸化膜若しくは壁化膜よりなる絶縁膜を含むドリフト部とからなり、表面電極を導電性基板に対して正極として直流電圧を印加することにより導電性基板から注入された電子がドリフト部をドリフトし表面電極を通して放出される電界放射型電子源の製造方法であって、導電性基板の一表面側に凹部を形成する加工工程と、酸化種若しくは窒化種若しくは酸化種と窒化種とを含む雰囲気中で前記数粒子を凹部に堆積させる堆積工程とを備えることを特徴とする電界放射型電子源の製造方法。

【請求項10】 前記強電界ドリフト部は、前記ドリフト部の表面とドリフト部周囲の表面とが同一面上に揃っていることを特徴とする請求項1ないし請求項9のいずれかに記載の電界放射型電子源の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、電界放射により電子線を放射するようにした電界放射型電子源の製造方法 に関するものである。

[0002]

【従来の技術】従来より、電界放射型電子源として、例えば米国特許3665241号などに開示されているいわゆるスピント(Spindt)型電極と呼ばれるものがある。このスピント型電極は、微小な円錐状のエミッタチップを多数配置した基板と、エミッタチップの先端部を露出させる放射孔を有するとともにエミッタチップに対して絶縁された形で配置されたゲート層とを備え、真空中にてエミッタチップをゲート層に対して負極として高電圧を印加することにより、エミッタチップの先端から放射孔を通して電子線を放射するものである。

【0003】しかしながら、スピント型電極は、製造プ ロセスが複雑であるとともに、多数の円錐状のエミッタ チップを精度良く構成することが難しく、例えば平面発 光装置やディスプレイなどへ応用する場合に大面積化が 難しいという問題があった。また、スピント型電極は、 電界がエミッタチップの先端に集中するので、エミッタ チップの先端の周りの真空度が低くて残留ガスが存在す るような場合、放射された電子によって残留ガスがプラ スイオンにイオン化され、プラスイオンがエミッタチッ プの先端に衝突するから、エミッタチップの先端がダメ ージ (例えば、イオン衝撃による損傷) を受け、放射さ れる電子の電流密度や効率などが不安定になったり、エ ミッタチップの寿命が短くなってしまうという問題が生 じる。したがって、スピント型電極では、この種の問題 の発生を防ぐために、高真空(約10-5Pa~約10-6 Pa)で使用する必要があり、コストが高くなるととも に、取扱いが面倒になるという不具合があった。

電性基板の厚み方向に沿った凹部が形成され高熱伝導性 50 【0004】この種の不具合を改善するために、MIM

(Metal Insulator Metal)方式やMOS (Metal Oxid e Seniconductor)型の電界放射型電子源が提案されている。前者は金属一絶縁膜一金属、後者は金属一酸化膜一半導体の積層構造を有する平面型の電界放射型電子源である。しかしながら、このタイプの電界放射型電子源において電子の放出効率を高めるためには(多くの電子を放射させるためには)、上記絶縁膜や上記酸化膜の膜厚を薄くする必要があるが、上記絶縁膜や上記酸化膜の膜厚を薄くしすぎると、上記積層構造の上下の電極間に電圧を印加した時に絶縁破壊を起こす恐れがあり、この10ような絶縁破壊を防止するためには上記絶縁膜や上記酸化膜の膜厚の薄膜化に制約があるので、電子の放出効率(引き出し効率)をあまり高くできないという不具合があった

【0005】これらに対し、電子の放出効率を高めることができる電界放射型電子源として、近年では、例えば特開平8-250766号公報に開示されているように、シリコン基板などの単結晶の半導体基板を用い、その半導体基板の一表面を陽極酸化することにより多孔質半導体層(ボーラスシリコン層)を形成して、その多孔 20質半導体層上に金属薄膜(導電性薄膜)よりなる表面電極を形成し、半導体基板と表面電極との間に電圧を印加して電子を放射させるように構成した電界放射型電子源(半導体冷電子放出素子)が提案されている。

【0006】しかしながら、上述の特開平8-250766号公報に記載の電界放射型電子源では、電子放出時にいわゆるボッピング現象が生じやすく、放出電子量にむらが起こりやすいので、平面発光装置やディスプレイ装置などに応用すると、発光むらができてしまうという不具合がある。

【0007】そこで、本願発明者らは、特願平10-2 72340号、特願平10-272342号において、 導電性基板と金属薄膜 (表面電極) との間に介在し導電 性基板から注入された電子がドリフトする強電界ドリフ ト層を酸化した多孔質多結晶シリコン層により構成した 電界放射型電子源を提案した。この電界放射型電子源1 0'は、例えば、図9に示すように、導電性基板たるn 形シリコン基板1の主表面側に酸化した多孔質多結晶シ リコン層よりなる強電界ドリフト層6"が形成され、強 電界ドリフト層6"上に金属薄膜よりなる表面電極7が 40 形成され、n形シリコン基板1の裏面にオーミック電極 2が形成されている。なお、図9に示す例では、n形シ リコン基板1と強電界ドリフト層6"との間にノンドー プの多結晶シリコン層3を介在させてあるが、多結晶シ リコン層3を介在させずに n 形シリコン基板上に強電界 ドリフト層6"を形成した構成も提案されている。

コン基板1 (オーミック電極2) に対して高電位側(正極)となるように表面電極7とn形シリコン基板1との間に直流電圧Vpsを印加するとともに、コレクタ電極21が表面電極7に対して高電位側となるようにコレクタ電極21と表面電極7との間に直流電圧Vcを印加する。各直流電圧Vps、Vcを適宜に設定すれば、n形シリコン基板1から注入された電子が強電界ドリフト層6"をドリフトし表面電極7を通して放出される(なお、図9中の一点鎖線は表面電極7を通して放出された電子e-の流れを示す)。表面電極7には仕事関数の小さな材料(例えば、金)が採用され、表面電極7の膜厚は10nm~15nm程度に設定されている。

【0009】上述の構成を有する電界放射型電子源1 0'では、表面電極7とオーミック電極2との間に流れ る電流をダイオード電流Ipsと呼び、コレクタ電極21 と表面電極7との間に流れる電流をエミッション電流 (放出電子電流)Ieと呼ぶことにすれば(図9参 照)、ダイオード電流Ipsに対するエミッション電流Ieの比率(=Ie/Ips)が大きいほど電子放出効率が高くなる。なお、この電界放射型電子源10'では、表面電極7とオーミック電極2との間に印加する直流電圧Vpsを10~20V程度の低電圧としても電子を放出させることができる。

【0010】この電界放射型電子源10'では、電子放出特性の真空度依存性が小さく且つ電子放出時にボッピング現象が発生せず安定して電子を高い電子放出効率で放出することができる。

【0011】上述の電界放射型電子源10'では、強電界ドリフト層6"が、導電性基板たるn形シリコン基板1上にノンドープの多結晶シリコン層を堆積させた後に、該多結晶シリコン層を陽極酸化処理にて多孔質化し、多孔質化された多結晶シリコン層(多孔質多結晶シリコン層)を急速加熱法によって例えば900℃の温度で酸化することにより形成されている。ここにおいて、陽極酸化処理に用いる電解液としては、フッ化水素水溶液とエタノールとを略1:1で混合した液を用いている。また、急速加熱法によって酸化する工程では、ランプアニール装置を用い、基板温度を乾燥酸素中で室温から900℃まで上昇させた後、基板温度を900℃で1時間維持することで酸化し、その後、基板温度を室温まで下降させている。

【0012】上述のようにして形成された強電界ドリフト層6"は、図10に示すように、少なくとも、柱状の多結晶シリコンのグレイン51と、グレイン51の表面に形成された薄いシリコン酸化膜52と、グレイン51間に介在するナノメータオーダのシリコン微結晶63と、シリコン微結晶63の表面に形成され当該シリコン微結晶63の結晶粒径よりも小さな膜厚の酸化膜であるシリコン酸化膜64とから構成されると考えられる。すなわち、強電界ドリフト層6"は、陽極酸化処理を行う

前の多結晶シリコン層に含まれていた各グレインの表面 が多孔質化し各グレインの中心部分では結晶状態が維持 されているものと考えられる。したがって、強電界ドリ フト層6"に印加された電界の大部分はシリコン酸化膜 64に集中的にかかり、注入された電子はシリコン酸化 膜64にかかっている強電界により加速されグレイン5 1間を表面に向かって図10中の矢印の向き(図10の 上方向) ヘドリフトするので、電子放出効率を向上させ。 ることができる。強電界ドリフト層6'の表面に到達し た電子はホットエレクトロンであると考えられ、表面電 10 極7を容易にトンネルし真空中に放出される。ところ で、上述の電界放射型電子源10°では、ボッピングノ イズが発生せずに高い電子放出効率で安定して電子を放 出することができるが、これは動作時に強電界ドリフト 層6"に発生した熱がグレイン51を通して外部へ放熱 されることで温度上昇が抑制されるからであると考えら ns.

【0013】上述の電界放射型電子源10'では、導電 性基板として n形シリコン基板を用いているが、図11 に示すように、ガラス基板からなる絶縁性基板11の一 20 表面に導電性層12を形成したものを用いた電界放射型 電子源10"も提案されている。ここに、上述の電界放 射型電子源10′と同様の構成要素には同一の符号を付 して説明を省略する。

【0014】図11に示す構成の電界放射型電子源1 0"から電子を放出させるには、表面電極7に対向配置 されたコレクタ電極21を設け、表面電極7とコレクタ 電極21との間を真空とした状態で、表面電極7が導電 性層12に対して高電位側(正極)となるように表面電 極7と導電性層12との間に直流電圧Vpsを印加すると 30 ともに、コレクタ電極21が表面電極7に対して高電位 側となるようにコレクタ電極21と表面電極7との間に 直流電圧Vcを印加する。各直流電圧VB、Vcを適宜 に設定すれば、導電性層12から注入された電子が強電 界ドリフト層6"をドリフトし表面電極7を通して放出 される(なお、図11中の一点鎖線は表面電極7を通し て放出された電子e‐の流れを示す。)

上述の構成を有する電界放射型電子源10"では、表面 電極7と導電性層12との間に流れる電流をダイオード 電流 I psと呼び、コレクタ電極21と表面電極7との間 40 に流れる電流をエミッション電流(放出電子電流) Ie と呼ぶことにすれば (図11参照)、ダイオード電流 I psに対するエミッション電流 Ieの比率 (= Ie/Ips) が大きいほど電子放出効率が高くなる。なお、この電界 放射型電子源10"では、表面電極7と導電性層12と の間に印加する直流電圧Vpsを10~20V程度の低電 圧としても電子を放出させることができる。

【0015】しかしながら、陽極酸化処理を利用して強 電界ドリフト層6"を形成した電界放射型電子源1

って多孔質化された領域の厚みやシリコン微結晶のサイ ズや分布が面内で不均一になってしまい、結果的に強電 界ドリフト層6"中のシリコン微結晶63のサイズや分 布が不均一になってしまうので、電子放出特性 (エミッ ション電流の電流密度、電子放出効率など) に面内分布 が生じたり、局所的に欠陥が生じたりして絶縁破壊が起 こり寿命が短くなってしまうという不具合や面内均一性 の点で大面積化が難しいという不具合があった。

6

【0016】これに対して、陽極酸化処理を利用せずに 製造でき且つ電子放出時にボッピングが起こるのを抑制 できる電界放射型電子源として図12に示す構成のもの が提案されている (特開2001-68012号公 報). 図12に示す構成の電界放射型電子源は、導電性 基板である n形シリコン基板1の一表面側に形成された 強電界ドリフト部6′を備えており、強電界ドリフト部 6'が、高熱伝導性を有する放熱部6b'と、埋込穴6 c'に充填されたナノメータサイズの多数の導電性微粒 子および各導電性微粒子を覆う絶縁膜を含むドリフト部 6 a' とで構成されている。この電界放射型電子源で は、強電界ドリフト部6'のうちドリフト部6 a'に注 入された電子がドリフト部6a'をドリフトし表面電極 7を通して放出される。

【0017】ところで、図12に示す構成の電界放射型 電子源における強電界ドリフト部6'は、 n形シリコン 基板1の一表面側にエッチング工程にて埋込穴6c'を 形成することで放熱部6b'を形成し、その後、表面が 絶縁膜により覆われた導電性微粒子を有機溶剤などの溶 媒中に分散させてスピンコートにより埋込穴6c'に充 填した後、溶媒を乾燥除去することによりドリフト部6 a'を形成している。

[0018]

【発明が解決しようとする課題】しかしながら、上述の 図12に示した構成の電界放射型電子源の製造方法で は、ドリフト部6 a'の膜厚が溶液 (表面が絶縁膜によ り覆われた導電性微粒子を有機溶媒に分散させた溶液) の粘度やスピンコートする際の回転速度などで決まるの で、ドリフト部6 a'の膜厚を成膜時間などの制御しや すいプロセスパラメータで管理することができず、しか も、溶媒を除去乾燥すると膜厚がやや薄くなるので、そ の分を考慮して充填する必要があり、ドリフト部6a' の膜厚の制御が難しく、素子毎の特性のばらつきが大き くなって歩留まりが低下し、結果的に低コスト化が難し くなってしまうという不具合があった。

【0019】また、上記溶液をスピンコートした際に表 面張力の影響でn形シリコン基板1の中央部に形成され ている埋込穴6 c'と周辺部に形成されている埋込穴6 c'とで上記溶液の充填量に差が生じるので、電子放出 量(エミッション電流の電流密度)や電子放出効率が面 内でばらついてしまい、ディスプレイなどの電子源とし 0',10"は、陽極酸化処理がウェットプロセスであ 50 て応用した場合に画面内で輝度がばらついてしまうとい

う不具合があった.

【0020】また、導電性微粒子の表面を膜厚が薄く且 つ均一な絶縁膜で覆うのが難しく、製造が難しいという 不具合があった。

【0021】本発明は上記事由に鑑みて為されたもので あり、その目的は、製造が容易であり且つ信頼性が高く 低コスト化が可能な電界放射型電子源の製造方法を提供・ することにある.

[0022]

【課題を解決するための手段】請求項1の発明は、上記 10 目的を達成するために、導電性基板と、導電性基板の一 表面側に形成された強電界ドリフト部と、強電界ドリフ ト部上に形成された表面電極とを備え、強電界ドリフト 部が、導電性基板の厚み方向に沿った凹部が形成され高 熱伝導性を有する放熱部と、凹部に充実されたナノメー タオーダの多数の微粒子および各微粒子それぞれの表面 を覆う多数の絶縁膜を含むドリフト部とからなり、表面 電極を導電性基板に対して正極として直流電圧を印加す ることにより導電性基板から注入された電子がドリフト 部をドリフトし表面電極を通して放出される電界放射型 20 電子源の製造方法であって、導電性基板の一表面側に凹 部を形成する加工工程と、凹部に多数の微粒子を堆積さ せる堆積工程と、凹部に堆積された各微粒子それぞれの 表面に絶縁膜を形成する絶縁膜形成工程とを備えること を特徴とし、薄膜形成技術を用いてナノメータサイズの 多数の微粒子を凹部に堆積させることができるので、陽 極酸化処理やスピンコートなどの工程を行うことなく凹 部に徴粒子を充填することができ、ドリフト部の膜厚制 御が容易になり、凹部に堆積された各微粒子の表面に絶 **録膜を絶縁膜形成工程にて形成するので、従来のように 30** あらかじめ做粒子の表面に絶縁膜を形成しておく場合に 比べて絶縁膜を比较的容易に形成することができ、製造 が容易であり且つ信頼性が高く低コスト化が可能な電界 放射型電子源を提供することができる。

【0023】請求項2の発明は、請求項1の発明におい て、前記微粒子は、ナノクリスタルSi若しくはナノク リスタルSi Cからなるので、前記微粒子を形成するた めの原料として一般的な半導体製造プロセスにおいて広 く用いられている材料を採用することができ、低コスト を図れる。

【0024】請求項3の発明は、請求項1または請求項 2の発明において、前記堆積工程は、プラズマCVD 法、ECR-CVD法、クラスタビーム法から選択され る方法により前記微粒子を堆積させるので、前記堆積工 程における成膜時のパワー、ガス流量、ガス圧力などの プロセスパラメータを制御することで、ナノメータサイ ズの微粒子を容易に得ることができる。

【0025】 請求項4の発明は、 請求項1ないし請求項 3の発明において、前記ドリフト部の厚さが2 µmを超 比較的少なくすることができ、電子放出量が多くなるか ら、エミッション電流を増加させることができる。

【0026】請求項5の発明は、請求項1ないし請求項 4の発明において、前記ドリフト部が第1のサイズの微 粒子を含む第1微粒子層と第2のサイズの微粒子を含む 第2微粒子層とが交互に積層された構造を有し、前記堆 積工程は、第1徴粒子層と第2徴粒子層とを交互に形成 するので、第1 微粒子層と第2 微粒子層とのうちサイズ の大きい微粒子を含む方が等価的に電極の役割を果た

し、前記ドリフト部全体に均一に電界がかかるため、電 子放出効率が向上する。

【0027】請求項6の発明は、請求項1ないし請求項 5の発明において、前記加工工程は、反応性イオンエッ チング法、電子ピーム加工法、サンドブラスト加工法、 スタンプ法から選択される方法により前記凹部を形成す るので、前記凹部をサブルmオーダの加工精度で形成す ることができる。

【0028】請求項7の発明は、請求項1ないし請求項 6の発明において、前記導電性基板は、単結晶Si、多 結晶Si、アモルファスSi、単結晶SiC、多結晶S iC、アモルファスSiCから選択されるので、前記導 電性基板に前記凹部を容易に且つ加工精度良く形成する ことができる。

【0029】請求項8の発明は、請求項1ないし請求項 7の発明において、前記絶縁膜が酸化膜であって、前記 絶縁膜形成工程は、電解液中において電気化学的に酸化 する工程であるので、絶縁膜を熱酸化により形成する場 合に比べて低温で絶縁膜を形成することが可能となり、 プロセス温度が低温になって前記導電性基板の材料の制 約が少なくなり、大面積化および低コスト化が容易にな る.

【0030】請求項9の発明は、導電性基板と、導電性 基板の一表面側に形成された強電界ドリフト部と、強電 界ドリフト部上に形成された表面電極とを備え、強電界 ドリフト部が、導電性基板の厚み方向に沿った凹部が形 成され高熱伝導性を有する放熱部と、凹部に充実された ナノメータオーダの多数の微粒子および各微粒子それぞ れの表面を覆う酸化膜若しくは窒化膜若しくは酸窒化膜 よりなる絶縁膜を含むドリフト部とからなり、表面電極 を導電性基板に対して正極として直流電圧を印加するこ とにより導電性基板から注入された電子がドリフト部を ドリフトし表面電極を通して放出される電界放射型電子 源の製造方法であって、導電性基板の一表面側に凹部を 形成する加工工程と、酸化種若しくは窒化種若しくは酸 化種と窒化種とを含む雰囲気中で前記徴粒子を凹部に堆 積させる堆積工程とを備えることを特徴とし、薄膜形成 技術を利用して表面が絶縁膜により覆われたナノメータ サイズの多数の微粒子を凹部に堆積させることができる ので、陽極酸化処理やスピンコートなどの工程を行うこ えないので、前記ドリフト部へ注入された電子の散乱を 50 となく凹部に表面が絶縁膜で覆われた微粒子を充填する

ことができ、ドリフト部の膜厚制御が容易になり、従来 のようにあらかじめ微粒子の表面に絶縁膜を形成してお く場合に比べて絶縁膜を比較的容易に形成することがで き、製造が容易であり且つ信頼性が高く低コスト化が可 能な電界放射型電子源を提供することができる。しか も、堆積工程の後に酸化工程若しくは窒化工程若しくは、 酸窒化工程のような絶縁膜形成工程を行う場合に比べて・・ 工程数を削減でき、歩留まり向上につながり低コスト化 を図れ、また、強電界ドリフト部内での絶縁膜の膜厚の ばらつきを小さくできるとともに、膜質を向上でき、エ 10 ミッション特性の面内ばらつきを少なくできる。

【0031】請求項10の発明は、請求項1ないし請求 項9の発明において、前記強電界ドリフト部は、前記ド リフト部の表面とドリフト部周囲の表面とが同一面上に 揃っているので、前記強電界ドリフト部上の前記表面電 極の断線を防ぐことができ、信頼性が向上する。

[0032]

【発明の実施の形態】 (実施形態1)図4(a)に本実 施形態の電界放射型電子源10の概略構成図を、図1に 電界放射型電子源10の製造方法を説明するための主要 20 工程断面図を示す。なお、本実施形態では、導電性基板 として抵抗率が募体の抵抗率に比較的近い単結晶のn形 シリコン基板1(例えば、抵抗率が略0.1Ωcmの (100) 基板) を用いている。

【0033】本実施形態の電界放射型電子源10は、図 4 (a) に示すように、n形シリコン基板1の主表面関 (一表面側) に強電界ドリフト部6が形成され、強電界 ドリフト部6上に導電性薄膜(例えば、金薄膜)よりな る表面電極7が形成されている。また、n形シリコン基 板1の裏面にはオーミック電極2が形成されている。

【0034】この電界放射型電子源10では、表面電極 7を真空中に配置するとともに表面電極7に対向してコ レクタ電極 (図示せず) を配置し、表面電極7をオーミ ック電極2に対して正極として直流電圧を印加するとと もに、コレクタ電極を表面電極7に対して正極として直 流電圧を印加することにより、n形シリコン基板1から 強電界ドリフト部6へ注入された電子が強電界ドリフト 部6をドリフトし表面電極7を通して放出される。ここ において、図9に示した従来例同様、表面電極7とオー ミック電極2との間に流れる電流をダイオード電流と呼 40 び、コレクタ電極と表面電極7との間に流れる電流をエ ミッション電流と呼ぶことにすれば、ダイオード電流に 対するエミッション電流の比率が大きいほど電子放出効 率が高くなる。なお、本実施形態の電界放射型電子源1 0では、表面電極7とオーミック電極2との間の直流電 圧を10~20V程度の低電圧としても電子を放出させ ることができる。

【0035】本実施形態における強電界ドリフト部6 は、導電性基板たる n 形シリコン基板 1 の厚み方向に沿 った凹部(埋込穴)6cが形成され高熱伝導性を有する 50 【0040】まず、n形シリコン基板1の裏面にオーミ

10

放熱部6 b と、凹部6 c に充実され上記電子がドリフト するドリフト部6aとからなる。ここにおいて、放熱部 6 bは、n形シリコン基板1の一部により構成されてお り、n形シリコン基板1の厚み方向に直交する断面が格 子状 (網目状) に形成されている. 要するに、ドリフト 部6aは、放熱部6bの網目の中に満たされており、n 形シリコン基板1の厚み方向に平行な角柱状に形成され ている。なお、放熱部6bはドリフト部6aよりも熱伝 導性が高い。

【0036】ところで、ドリフト部6aは、図4(b) に示すように、結晶粒径がナノメータサイズの多数のシ リコン微結晶(ナノクリスタルSi)63と、各シリコ ン微結晶63それぞれの表面を覆う多数のシリコン酸化 膜64とで横成されている。 言い換えれば、ドリフト部 6 aは、表面をシリコン酸化膜64により覆われたシリ コン微結晶63の集合からなる。ここにおいて、シリコ ン酸化膜64の膜厚はシリコン微結晶63の結晶粒径よ りも小さく設定されている。本実施形態では、シリコン 微結晶63が微粒子を構成し、シリコン酸化膜64が絶 **縁膜を構成している。なお、本実施形態では、微粒子と** してナノクリスタルSi(ナノメータサイズのシリコン 微結晶) を採用しているが、ナノクリスタルSiCを採 用してもよい。

【0037】しかして、ドリフト部6 aでは、n形シリ コン基板1から注入された電子がシリコン微結晶63に 衝突せずにシリコン酸化膜64にかかっている電界で加 速されてドリフトし、ドリフト部6aで発生した熱が放 熱部6bを通して放熱されるので、電子放出時にポッピ ング現象が発生せず安定して高効率で電子を放出するこ とができる.

【0038】なお、本実施形態では、導電性基板として n形シリコン基板1を用いているが、 導電性基板はn形 シリコン基板1に限定されるものではなく、例えば、ガ ラス基板などの絶縁性基板の一表面上に導電性膜(クロ ム膜やITO膜)を形成した基板や、金属基板などを用 いてもよく、n形シリコン基板1などの半導体基板を用 いる場合に比べて電子源の大面積化および低コスト化が 可能になる。なお、本実施形態では表面電極7を金薄膜 により構成しているが、表面電極7の材料は金に限定さ れるものではなく、仕事関数の小さな材料であればよ い。また、表面電極7は、厚み方向に積層された少なく とも二層の薄膜電極層により構成してもよい。二層の薄 膜電極層により構成する場合には、上層の薄膜電極層の 材料として例えば金などを採用し、下層の薄膜電極層 (強電界ドリフト部6個の薄膜電極層)の材料として例 えば、クロム、ニッケル、白金、チタン、イリジウムな どを採用すればよい。

【0039】以下、上述の電界放射型電子源10の製造 方法について図1を参照しながら説明する。

ック電極2を形成することによって、図1(a)に示す 構造が得られる。その後、n形シリコン基板1の主表面 側に熟酸化法またはプラズマCVD法(以下、PCVD 法と略称す)によりシリコン酸化膜からなるマスク材料 層9を形成することによって、図1(b)に示す構造が 得られる。なお、マスク材料層9としては、シリコン酸 化膜の代わりにシリコン窒化膜をPCVD法により形成 してもよい。

【0041】次に、マスク材料層9上にフォトレジスト層(図示せず)を塗布形成し、図2に示すようなフォト 10 マスクMを利用し上記フォトレジスト層を格子状のパターンにパターニングした後、該フォトレジスト層をマスクとして反応性イオンエッチング(RIE)装置などを利用してマスク材料層9の露出部位をエッチングし、さらにその後、上記フォトレジスト層を除去することによって、図1(c)に示す構造が得られる。なお、上記フォトマスクMは、上記フォトレジストの開口の平面形状が微小な略正方形になるように構成されているが、上記フォトレジスト層の開口の平面形状が正方形以外の微小な多角形状、微小な円形状、微小な星形などになるよう 20 に構成してもよい。

【0042】次に、マスク材料層9をマスクとして反応性イオンエッチング装置などを利用してn形シリコン基板1を所定深さまで異方性エッチングしてn形シリコン基板1の厚み方向に沿った縦穴よりなる凹部6cを形成する加工工程を行うことによって、図1(d)に示す構造が得られる。ここに、図1(d)中の6bはn形シリコン基板1の一部よりなる放熱部を示す。この放熱部6bは、n形シリコン基板1の厚み方向(図1(d)における上下方向)に直交する断面が格子状に形成される。なお、マスク材料層9の表面から凹部6cの底までの深さは、2μmを超えない範囲で適宜設定すればよい。【0043】その後、例えばPCVD法によりナノメータサイズの微粒子であるシリコン微粒具を凹端6cに検

タサイズの微粒子であるシリコン微結晶を凹部6 c に堆 積させる堆積工程を行うことによって、図1 (e) に示 す構造が得られる。ここに、図1 (e)中の5 aは凹部 6 c に充実された多数のシリコン微結晶からなる微結晶 層を示す。PCVD法による微結晶層の成膜条件の一例 としては、基板温度を250℃、SiHiガスの流量を 標準状態で0.02L/min(20sccm)、H2 ガスの流量を標準状態で2L/min(2000scc m)、放電パワー密度を0.28W/cm²とすればよ い。なお、微結晶層を形成する堆積工程ではPCVD法 に限らず、ECR (Electron Cyclotron Resonance) -CVD法やクラスタビーム法などによりシリコン微結 晶を堆積させるようにしてもよい。なお、ECR-CV D法によりシリコン微結晶を堆積させるには、例えば図 3のようなECR-CVD装置を用いればよい。 図3の ECR-CVD装置は、マグネトロン発振器22で発生 した2.45GHzのマイクロ波が導波管23を通して 50 る。 12

導入されるとともに原料ガスがガス導入口31を通して 導入されるプラズマ生成室32と、プラズマ生成室32 に875Gaussの磁場を発生させるためのマグネットコイルMCと、基板支持台34が収納されプラズマ生 成室32で生成されたプラズマがプラズマ引出口36を 通して引き出される反応室33とを備え、交流電源AC から基板支持台34へマッチングボックス35を介して 交流バイアス電圧を印加できるようになっている。成膜 条件としては、SiH4ガスの流量を標準状態で0.0 01L/min(1sccm)、Hzガスの流量を標準 状態で0.02L/min(20sccm)、マグネットコイルMCに流すマグネット電流を155A、基板支 持台34へ印加する交流バイアスのパワー密度を0.5 6W/cm²とすればよい。

【0044】上述の堆積工程の後には、微結晶層を構成しているシリコン微結晶の表面に絶縁膜としてのシリコン酸化膜64(図4(b)参照)を形成する絶縁膜形成工程を行うことで複数のドリフト部6aが形成され(つまり、強電界ドリフト部6が形成され)、続いて、ドリフト部6aと放熱部6bとからなる強電界ドリフト部6上へ導電性薄膜(例えば、金薄膜)からなる表面電極7を例えば蒸着法により形成することによって、図1(f)に示す構造が得られる。ここにおいて、ドリフト部6aは、図4(b)のようにナノメータオーダの多数のシリコン微結晶63と各シリコン微結晶63それぞれ

の表面を覆うシリコン酸化膜64とで構成されていると

考えられる。

【0045】なお、本実施形態における絶縁膜形成工程では、急速熱酸化法によってシリコン微結晶63の表面にシリコン酸化膜64を形成しているが、絶縁膜形成工程として電解液中において電気化学的に酸化する工程を採用してシリコン酸化膜64を形成するようにしてもよい。このように電気化学的に酸化する工程を採用すれば、シリコン酸化膜64を急速熱酸化法により形成する場合に比べて低温でシリコン酸化膜64を形成することができ、プロセス温度が低温になって導電性基板の材料の制約が少なくなり、大面積化および低コスト化が容易になる。また、表面電極7となる導電性薄膜(例えば、金薄膜)の形成方法も蒸着法に限定されるものではなく、例えばスバッタ法を用いてもよい。

【0046】上述の製造方法により製造された電界放射型電子源10は、エミッション電流の経時変化が少なくてボッピングノイズがなく、電子が安定して高い電子放出効率で放出される。また、この電界放射型電子源10は、電子放出特性(エミッション電流、電子放出効率など)の真空度依存性が小さく、低真空度でも良好な電子放出特性が得られたので、従来のような高真空で使用する必要がないから、電界放射型電子源10を利用する装置の低コスト化が図れるとともに取り扱いが容易にな

【0047】ところで、本実施形態の電界放射型電子源 10における強電界ドリフト部6は、マスク材料層9を マスクとした異方性エッチングによって凹部6 cを形成 した後、凹部6cヘシリコン微結晶63を充填して、そ の後、シリコン微結晶63の表面にシリコン酸化膜64 を形成することでドリフト部6 aを形成しているので、 マスク材料層9のパターンによってドリフト部6aと放 熱部6 bとのパターン形状を制御することができ、電子 放出時にボッピング現象が発生せず安定して高い電子放 出効率で電子を放出することが可能な電界放射型電子源 10 流の熱暴走を抑えるだけの熱伝導性を有するので、高効 10を低コストで実現することができ、また、電気伝導 性の制御性および構造的・熱的安定性からみれば、従来 のように単結晶シリコン基板の主表面側の全面を多孔質 化することにより得られた強電界ドリフト層よりも優れ た性質をもつと考えられる。

【0048】本実施形態の電界放射型電子源10では、 次のようなモデルで電子放出が起こると考えられる。表 面電極7をn形シリコン基板1(オーミック電極2)に 対して正極として印加する直流電圧が所定値 (臨界値) に達すると、n形シリコン基板1個から強電界ドリフト 20 部6へ熱的励起により電子が注入される。一方、強電界 ドリフト部6のドリフト部6 aには結晶粒径がナノメー タサイズ (例えば、10 n m程度) の微粒子であるシリ コン微結晶63が多数存在し、各シリコン微結晶63の 表面にはシリコン微結晶63の結晶粒径よりも小さな膜 厚の絶縁膜であるシリコン酸化膜64が形成されている ので、強電界ドリフト部6に印加された電界はほとんど シリコン酸化膜63の表面に形成されたシリコン酸化膜 64にかかるから、注入された電子はシリコン酸化膜6 4にかかっている強電界により加速されドリフト部6a 30 内を表面電極7へ向かってドリフトする。ここに、シリ コン微結晶63の結晶粒径は電子の平均自由行程(シリ コン中の電子の平均自由行程は50 nm程度といわれて いる)よりも十分に小さいので、電子はシリコン微結晶 63にほとんど衝突することなくドリフト部6aの表面 に到達する. 要するに、ドリフト部6aに注入された電 子は、衝突による散乱を起こすことなく、シリコン微結 晶63の表面のシリコン酸化膜64にかかっている電界 で加速されて、次のシリコン微結晶63の表面のシリコ ン酸化膜64に突入するという現象を繰り返してエネル 40 ギが増大していく。 したがって、 ドリフト部6aの表面 に到達した電子はホットエレクトロンであって、ホット エレクトロンは熱平衡状態よりも数kT以上のエネルギ を有するので、表面電極7を容易にトンネルし真空中に 放出される。また、本実施形態では、ドリフト部6 aの 厚さが2μmを超えないようにドリフト部6aの厚さを 設定してあるので、ドリフト部6aへ注入された電子の 散乱を比較的少なくすることができ、電子放出量が多く なるから、エミッション電流を増加させることができ ٥.

14

【0049】ところで、本実施形態の電界放射型電子源 10では、ボッピング現象が発生せずに高効率で安定し て電子を放出することができるが、これは、電圧の印加 により強電界ドリフト部6のドリフト部6aに発生した 熱が放熱部6 bを伝導して外部に放出され、温度上昇が 抑制されるからであると考えられる。

【0050】以上をまとめると、強電界ドリフト部6 は、強電界が存在しうる半絶縁性を備え、また、電子散 乱が少なくドリフト長が大きく、さらに、ダイオード電 率で安定して電子を放出することができるのだと考えら れる.

【0051】しかして、本実施形態の電界放射型電子源 10の製造方法によれば、導電性基板の一表面側に凹部 6 cを形成する加工工程と、凹部6 c に多数の微粒子た るシリコン微結晶63を堆積させる堆積工程と、凹部6 cに堆積された各シリコン微結晶63それぞれの表面に 絶縁膜たるシリコン酸化膜64を形成する絶縁膜形成工 程とを備えるので、薄膜形成技術を用いてナノメータサ イズの多数の微粒子を凹部6 c に堆積させることができ るから、陽極酸化処理やスピンコートなどの工程を行う ことなく凹部6cに徴粒子を充填することができ、ドリ フト部6aの膜厚制御が容易になり、凹部に堆積された 各徴粒子の表面に絶縁膜を絶縁膜形成工程にて形成する から、従来のようにあらかじめ微粒子の表面に絶縁膜を 形成しておく場合に比べて絶縁膜を比较的容易に形成す ることができ、製造が容易であり且つ信頼性が高く低コ スト化が可能な電界放射型電子源10を提供することが できる。また、ドリフト部6 aの表面とマスク材料層9 の表面とが同一面上に揃っているので、強電界ドリフト 部6上の表面電極の断線を防ぐことができ、信頼性が向 上する。

【0052】なお、本実施形態では、凹部6cを形成す る加工工程において反応性イオンエッチング法を採用し ているが、サンドブラスト加工法やスタンプ法などを採 用してもよく、いずれの方法でも凹部6cをサブμmオ ーダの加工精度で形成することが可能である。また、本 実施形態では、導電性基板の材料として単結晶Siを採 用しているが、多結晶Si、アモルファスSi、単結晶 SiC、多結晶SiC、アモルファスSiCなどを採用 してもよく、いずれの場合にも、導電性基板に凹部6 c を容易に且つ加工精度良く形成することができる。

【0053】ところで、本実施形態では、上述のよう に、導電性基板たるn形シリコン基板1の主表面側の部 分が放熱部6bを構成しているが、n形シリコン基板1 上に単結晶シリコン層あるいはポリシリコン層よりなり 高熱伝導性を有する高熱伝導層を形成し、該高熱伝導層 に凹部を形成することによって該高熱伝導層からなる放 熱部を形成してもよい。

50 【0054】(実施形態2)本実施形態の電界放射型電

子源10の基本構成および製造方法は実施形態1と略同 じであって、図5に示すように、ドリフト部6aの構造 およびその製造工程が相違するだけである。本実施形態 におけるドリフト部6 aは、第1のサイズの微粒子たる シリコン微結晶を含む第1微粒子層6 a 1と第2のサイ ズの微粒子たるシリコン微結晶を含む第2微粒子層6a 2とがn形シリコン基板1の厚み方向において交互に積 層された構造を有している。すなわち、第1微粒子層6 a1および第2微粒子層6a2は、多数のシリコン微結 晶と各シリコン微結晶それぞれの表面を覆う絶縁膜であ 10 る多数のシリコン酸化膜とで構成され、且つ、第1微粒 子層に含まれるシリコン微結晶の結晶粒径と第2微粒子 層に含まれるシリコン微結晶の結晶粒径とを異ならせて ある。

【0055】このようなドリフト部6 aを形成するに は、実施形態1で説明した堆積工程において、成膜条件 を適宜変更しながら第1微粒子層と第2微粒子層とを交 互に形成すればよい。

【0056】しかして、本実施形態の電界放射型電子源 10では、第1微粒子層と第2微粒子層とのうちサイズ 20 の大きいシリコン微結晶63を含む方が等価的に電極の 役割を果たし、ドリフト部6 a全体に均一に電界がかか るため、電子放出効率が向上する。

【0057】(実施形態3)本実施形態の電界放射型電 子源10の基本構成は実施形態1と略同じであって、 導 電性基板を、図6に示すようにガラスよりなる絶縁性基 板11と絶縁性基板11の一表面上に形成された導電性 材料よりなる下部電極12とで構成している点が相違す る。ここにおいて、下部電極12は、実施形態1におけ る n 形シリコン基板 1 とドリフト部 6 a との界面近傍に 30 相当する部位に形成されている。したがって、下部電極 12は、マトリクス状に配設されている。なお、実施形 態1と同様の構成要素には同一の符号を付して適宜説明 を省略する。

【0058】本実施形態の電界放射型電子源10は、図 6に示すように、一表面上に下部電極12が形成された 絶縁性基板11の上記一表面側に強電界ドリフト部6が 形成され、強電界ドリフト部6上に導電性薄膜 (例え ば、金薄膜)よりなる表面電極7が形成されている。

【0059】本実施形態の電界放射型電子源10では、 表面電極7を真空中に配置するとともに表面電極7に対 向してコレクタ電極 (図示せず) を配置し、表面電極7 を下部電極12に対して正極として直流電圧を印加する とともに、コレクタ電極を表面電極7に対して正極とし て直流電圧を印加することにより、下部電極12から強 電界ドリフト部6へ注入された電子が強電界ドリフト部 6をドリフトし表面電極7を通して放出される。ここに おいて、表面電極7と下部電極12との間に流れる電流 をダイオード電流と呼び、コレクタ電極と表面電極7と

ば、ダイオード電流に対するエミッション電流の比率が 大きいほど電子放出効率が高くなる。なお、本実施形態

の電界放射型電子源10では、表面電極7と下部電極1 2との間の直流電圧を10~20V程度の低電圧として も電子を放出させることができる。

16

【0060】本実施形態における強電界ドリフト部6 は、導電性基板の厚み方向に沿った凹部6cが形成され 高熱伝導性を有する高熱伝導層(例えば、ポリシリコン 層若しくはアモルファスシリコン層) よりなる放熱部6 bと、凹部6cに充填されたドリフト部6aとからな る。ここにおいて、放熱部6bは、絶縁性基板11の厚 み方向に直交する断面が格子状(網目状)に形成されて いる。要するに、ドリフト部6 aは、放熱部6 bの網目 の中に満たされており、角柱状に形成されている。な お、放熱部6 bはドリフト部6 a よりも熱伝導性が高 11

【0061】ところで、ドリフト部6aは、実施形態1 と同様の構成であって、図4 (b) に示したように、結 晶粒径がナノメータサイズのシリコン微結晶63と、シ リコン敬結晶63の表面を覆うシリコン酸化膜64とか らなる.

【0062】しかして、ドリフト部6aでは、導電性基 板の下部電極12から注入された電子が微粒子たるシリ コン微結晶63に衝突せずに絶縁膜たるシリコン酸化膜 64に印加されている電界で加速されてドリフトし、ド リフト部6 aで発生した熱が放熱部6 bを通して放熱さ れるので、電子放出時にボッピング現象が発生せず安定 して高い電子放出効率で電子を放出することができる。 【0063】以下、製造方法について図7および図8を 参照しながら説明する。

【0064】まず、ガラスからなる絶縁性基板11の一 表面上に所定形状にパターニングされた導電性材料より なる下部電極12を形成することによって、図7(a) に示す構造が得られる。その後、絶縁性基板11の上記 一表面側の全面にポリシリコン薄膜よりなる高熱伝導層 4を形成することによって、図7 (b) に示す構造が得 られる。なお、ポリシリコン薄膜の代わりにアモルファ スシリコン薄膜を形成してもよい。

【0065】次に、高熱伝導層4上にシリコン酸化膜よ 40 りなるマスク材料層9を形成した後、マスク材料層9上 にフォトレジスト層 (図示せず) を塗布形成し、上述の 図2に示すようなフォトマスクMを利用し上記フォトレ ジスト層を格子状のパターンにパターニングした後、該 フォトレジスト層をマスクとして反応性イオンエッチン グ(RIE)装置などを利用してマスク材料層9の露出 部位をエッチングし、さらにその後、上記フォトレジス ト層を除去することによって、図7(c)に示す構造が 得られる。なお、本実施形態では、上記フォトマスクM は、上記フォトレジスト層の開口が下部電極12上に位 の間に流れる電流をエミッション電流と呼ぶことにすれ 50 置するように構成されている。なお、マスク材料層9と

る。

してシリコン酸化膜の代わりにシリコン窒化膜を形成し てもよい。

【0066】次に、マスク材料層9をマスクとして反応 性イオンエッチング装置などを利用して高熱伝導層4を 下部電極12の表面に達する深さまで異方性エッチング して絶縁性基板11の厚み方向に沿った縦穴よりなる凹 部6 cを形成する加工工程を行うことによって、高熱伝 導層4からなる放熱部6bが形成され、図7(d)に示 す構造が得られる。ここに、この放熟部6 bは、絶縁性 基板1.1の厚み方向に直交する断面が格子状に形成され 10

【0067】その後、例えばPCVD法によりナノメー タサイズの徴粒子であるシリコン微結晶を凹部6 c に堆 積させる堆積工程を行うことによって、図8 (a) に示 す構造が得られる。 ここに、 図8 (a) 中の5 aは凹部 6 c に充実された多数のシリコン微結晶からなる微結晶 層を示す。PCVD法による微結晶層の成膜条件は実施 形態1と同様である。また、微結晶層を形成する堆積工 程ではPCVD法に限らず、ECR-CVD法やクラス タビーム法などによりシリコン微結晶を堆積させるよう 20 にしてもよい。

【0068】上述の堆積工程の後には、微結晶層を構成 しているシリコン微結晶の表面に絶縁膜としてのシリコ ン酸化膜64 (図4 (b)参照)を形成する絶縁膜形成 工程を行うことで複数のドリフト部6 aが形成され(つ まり、強電界ドリフト部6が形成され)、続いて、ドリ フト部6 aと放熱部6 bとからなる強電界ドリフト部6 上へ導電性薄膜(例えば、金薄膜)からなる表面電極7 を例えば蒸着法により形成することによって、図8

(b) に示す構造が得られる。ここにおいて、ドリフト 30 部6 aは、ナノメータオーダの多数のシリコン微結晶6 3と各シリコン微結晶63それぞれの表面を覆うシリコ ン酸化膜64とで構成されている。

【0069】なお、本実施形態における絶縁膜形成工程 では、電解液中において電気化学的に酸化する工程を採 用してシリコン微結晶63の表面にシリコン酸化膜64 を形成している。また、表面電極7の膜厚は15nmと したが、この膜厚は特に限定するものではなく、表面電 極7となる導電性薄膜(例えば、金薄膜)の形成方法も 蒸着法に限定されるものではなく、例えばスパッタ法を 40 用いてもよい。

【0070】上述の製造方法により製造された電界放射 型電子源10は、エミッション電流の経時変化が少なく てポッピングノイズがなく、電子が安定して高い電子放 出効率で放出される。また、この電界放射型電子源10 は、電子放出特性(エミッション電流、電子放出効率な ど)の真空度依存性が小さく、低真空度でも良好な電子 放出特性が得られたので、従来のような高真空で使用す る必要がないから、電界放射型電子源10を利用する装 置の低コスト化が図れるとともに取り扱いが容易にな 50 子を堆積させる堆積工程と、凹部に堆積された各微粒子

【0071】ところで、上記各実施形態では、ドリフト 部6aにおける絶縁膜をシリコン酸化膜64により構成 しているが、シリコン酸化膜64の代わりにシリコン窒 化膜やシリコン酸窒化膜を採用してもよく、シリコン窒 化膜を採用する場合にはシリコン微結晶63の表面にシ リコン酸化膜64を形成する工程の代わりに例えば急速 熱窒化によりシリコン窒化膜を形成する工程を採用すれ ばよく、シリコン酸窒化膜を採用する場合にはシリコン 微結晶63の表面にシリコン酸化膜64を形成する工程 の代わりに例えば急速熱酸窒化によりシリコン酸窒化膜 を形成する工程を採用すればよい。

【0072】また、上記各実施形態では、導電性基板の 一表面側に凹部6cを形成する加工工程の後に、凹部6 cに微粒子を堆積させる堆積工程と、微粒子の表面に絶 録膜を形成する絶縁膜形成工程とを分けて行っている が、酸化種若しくは窒化種若しくは酸化種と窒化種とを 含む雰囲気中で微粒子を凹部6 c に堆積させる堆積工程 を採用してもよい。このような堆積工程を採用すれば、 薄膜形成技術を利用して表面が絶縁膜により覆われたナ ノメータサイズの多数の微粒子を凹部6 c に堆積させる ことができるので、陽極酸化処理やスピンコートなどの 工程を行うことなく凹部6 c に表面が絶縁膜で覆われた 微粒子を充填することができ、ドリフト部6aの膜厚制 御が容易になり、従来のようにあらかじめ微粒子の表面 に絶縁膜を形成しておく場合に比べて絶縁膜を比較的容 易に形成することができ、製造が容易であり且つ信頼性 が高く低コスト化が可能な電界放射型電子源10を提供 することができる。しかも、堆積工程の後に酸化工程若 しくは窒化工程若しくは酸窒化工程のような絶縁膜形成 工程を行う場合に比べて工程数を削減でき、歩留まり向 上につながり低コスト化を図れ、また、強電界ドリフト 部6内での絶縁膜の膜厚のばらつきを小さくできるとと もに、膜質を向上でき、エミッション特性の面内ばらつ きを少なくできる。 また、 凹部6cの断面形状は正方形 に限らず、線状に形成してもよい。

[0073]

【発明の効果】請求項1の発明は、導電性基板と、導電 性基板の一表面側に形成された強電界ドリフト部と、強 電界ドリフト部上に形成された表面電極とを備え、強電 界ドリフト部が、導電性基板の厚み方向に沿った凹部が 形成され高熱伝導性を有する放熱部と、凹部に充実され たナノメータオーダの多数の微粒子および各微粒子それ ぞれの表面を覆う多数の絶縁膜を含むドリフト部とから なり、表面電極を導電性基板に対して正極として直流電 圧を印加することにより導電性基板から注入された電子 がドリフト部をドリフトし表面電極を通して放出される 電界放射型電子源の製造方法であって、導電性基板の一 表面側に凹部を形成する加工工程と、凹部に多数の微粒 20

それぞれの表面に絶縁膜を形成する絶縁膜形成工程とを備えるので、薄膜形成技術を用いてナノメータサイズの多数の微粒子を凹部に堆積させることができるから、陽極酸化処理やスピンコートなどの工程を行うことなく凹部に微粒子を充填することができ、ドリフト部の膜厚制御が容易になり、凹部に堆積された各徴粒子の表面に絶縁膜を絶縁膜形成工程にて形成するから、従来のようにあらかじめ微粒子の表面に絶縁膜を形成しておく場合に比べて絶縁膜を比較的容易に形成することができ、製造が容易であり且つ信頼性が高く低コスト化が可能な電界10放射型電子源を提供することができるという効果がある。

【0074】請求項2の発明は、請求項1の発明において、前記徴粒子は、ナノクリスタルSi若しくはナノクリスタルSiCからなるので、前記微粒子を形成するための原料として一般的な半導体製造プロセスにおいて広く用いられている材料を採用することができ、低コストを図れるという効果がある。

【0075】請求項3の発明は、請求項1または請求項2の発明において、前記堆積工程は、プラズマCVD法、クラスタビーム法から選択される方法により前記微粒子を堆積させるので、前記堆積工程における成膜時のパワー、ガス流量、ガス圧力などのプロセスパラメータを制御することで、ナノメータサイズの微粒子を容易に得ることができるという効果がある。

【0076】請求項4の発明は、請求項1ないし請求項3の発明において、前記ドリフト部の厚さが2μmを超えないので、前記ドリフト部へ注入された電子の散乱を比較的少なくすることができ、電子放出量が多くなるか30ら、エミッション電流を増加させることができるという効果がある。

【0077】請求項5の発明は、請求項1ないし請求項4の発明において、前記ドリフト部が第1のサイズの微粒子を含む第1微粒子層と第2のサイズの微粒子を含む第2微粒子層とが交互に積層された構造を有し、前記堆積工程は、第1微粒子層と第2微粒子層とを交互に形成するので、第1微粒子層と第2微粒子層とのうちサイズの大きい微粒子を含む方が等価的に電極の役割を果たし、前記ドリフト部全体に均一に電界がかかるため、電40子放出効率が向上するという効果がある。

【0078】請求項6の発明は、請求項1ないし請求項5の発明において、前記加工工程は、反応性イオンエッチング法、電子ビーム加工法、サンドブラスト加工法、スタンプ法から選択される方法により前記凹部を形成するので、前記凹部をサブμmオーダの加工精度で形成することができるという効果がある。

【0079】請求項7の発明は、請求項1ないし請求項 6の発明において、前記導電性基板は、単結晶Si、多 結晶Si、アモルファスSi、単結晶SiC、多結晶S 50

iC、アモルファスSiCから選択されるので、前記導電性基板に前記凹部を容易に且つ加工精度良く形成することができるという効果がある。

【0080】請求項8の発明は、請求項1ないし請求項7の発明において、前記絶縁膜が酸化膜であって、前記絶縁膜形成工程は、電解液中において電気化学的に酸化する工程であるので、絶縁膜を熟酸化により形成する場合に比べて低温で絶縁膜を形成することが可能となり、プロセス温度が低温になって前記導電性基板の材料の制約が少なくなり、大面積化および低コスト化が容易になるという効果がある。

【0081】請求項9の発明は、導電性基板と、導電性 基板の一表面側に形成された強電界ドリフト部と、強電 界ドリフト部上に形成された表面電極とを備え、強電界 ドリフト部が、導電性基板の厚み方向に沿った凹部が形 成され高熱伝導性を有する放熱部と、凹部に充実された ナノメータオーダの多数の微粒子および各微粒子それぞ れの表面を覆う酸化膜若しくは窒化膜若しくは酸窒化膜 よりなる絶縁膜を含むドリフト部とからなり、表面電極 を導電性基板に対して正極として直流電圧を印加するこ とにより導電性基板から注入された電子がドリフト部を ドリフトし表面電極を通して放出される電界放射型電子 源の製造方法であって、導電性基板の一表面側に凹部を 形成する加工工程と、酸化種若しくは窒化種若しくは酸 化種と窒化種とを含む雰囲気中で前記微粒子を凹部に堆 積させる堆積工程とを備えるので、薄膜形成技術を利用 して表面が絶縁膜により覆われたナノメータサイズの多 数の微粒子を凹部に堆積させることができるから、陽極 酸化処理やスピンコートなどの工程を行うことなく凹部 に表面が絶縁膜で覆われた微粒子を充填することがで き、ドリフト部の膜厚制御が容易になり、従来のように あらかじめ微粒子の表面に絶縁膜を形成しておく場合に 比べて絶縁膜を比較的容易に形成することができ、製造 が容易であり且つ信頼性が高く低コスト化が可能な電界 放射型電子源を提供することができるという効果があ る。しかも、堆積工程の後に酸化工程若しくは窒化工程 若しくは酸窒化工程のような絶縁膜形成工程を行う場合 に比べて工程数を削減でき、歩留まり向上につながり低 コスト化を図れ、また、強電界ドリフト部内での絶縁膜 の膜厚のばらつきを小さくできるとともに、膜質を向上 でき、エミッション特性の面内ばらつきを少なくできる という効果がある。

【0082】請求項10の発明は、請求項1ないし請求 項9の発明において、前記強電界ドリフト部は、前記ド リフト部の表面とドリフト部周囲の表面とが同一面上に 揃っているので、前記強電界ドリフト部上の前記表面電 極の断線を防ぐことができ、信頼性が向上するという効 果がある。

【図面の簡単な説明】

【図1】実施形態1における電界放射型電子源の製造方

21 法を説明するための主要工程断面図である。

【図2】同上の電界放射型電子源の製造方法を説明する ためのフォトマスクの平面図である。

【図3】同上の電界放射型電子源の製造方法を説明する ための製造装置の概略説明図である。

【図4】同上の電界放射型電子源を示し、(a)は概略 断面図、(b)は要部説明図である。

【図5】実施形態2における電界放射型電子源の概略断面図である。

【図6】実施形態3における電界放射型電子源の概略断 10 面図である。

【図7】同上の電界放射型電子源の製造方法を説明する ための主要工程断面図である。

【図8】同上の電界放射型電子源の製造方法を説明する ための主要工程断面図である。

【図9】従来例を示す電界放射型電子源の動作説明図で

ある。

【図10】同上の電界放射型電子源の動作説明図である。

【図11】他の従来例を示す電界放射型電子源の動作説 明図である。

【図12】別の従来例を示す電界放射型電子源の概略断 面図である。

【符号の説明】

1 n形シリコン基板

2 オーミック電極

6 強電界ドリフト部

6a ドリフト部


6 b 放熱部

6 c 凹部


7 表面電極

10 電界放射型電子源


[図1]





ロ形シリコン基板 ・ オーミック電極 ・ 強能界ドリフト部 ・ 放射部 ・ 四部 ・ 四部 ・ 電界放射型電子類 【図2】



【図3】







フロントページの続き

- (72)発明者 相澤 浩一 大阪府門真市大字門真1048番地松下電工株 式会社内
- (72)発明者 本多 由明 大阪府門真市大字門真1048番地松下電工株 式会社内
- (72)発明者 渡部 祥文

大阪府門真市大字門真1048番地松下電工株 式会社内

(72) 発明者 櫟原 勉

大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 馬場 徹 大阪府門真市大字門真1048番地松下電工株 式会社内